PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-237150

(43)Date of publication of application: 23.08.1994

(51)int.Cl.

HO3K 3/037

HO3K 3/289 HO3K 3/356

(21)Application number : 05-024027

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

12.02.1993

(72)Inventor: SASAKI NAGISA


SATO HISAYASU UEDA KIMIHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To provide the semiconductor integrated circuit able to realize low power consumption while keeping a high speed operation.

CONSTITUTION: First and second write differential amplifier circuits 10, 50 and 1st and 2nd data holding differential amplifier circuits 20, 60 are respectively connected to 1st and 2nd constant current circuits 41, 42 and a current is supplied from the 1st and 2nd constant current circuits 41, 42, so as to decrease a current flowing to the 1st and 2nd holding differential amplifier circuits 20, 60 smaller than a current flowing to the write differential amplifier circuits 10, 50.



(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-237150

(43)公開日 平成6年(1994)8月23日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 3 K	3/037	В	8124-5 J		
	3/289	Α	8124-5 J	•	
	3/356	С	8124-5 J		

審査請求 未請求 請求項の数2 OL (全 12 頁)


		田上門八	大明が 明か 気 の数 0 0 (土 12 天)
(21)出願番号	特願平5-24027	(71)出願人	000006013 三菱電機株式会社
(22)出顧日	平成5年(1993)2月12日		東京都千代田区丸の内二丁目2番3号
	1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	佐々木 なぎさ
			兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機
			株式会社エル・エス・アイ研究所内
		(72)発明者	佐藤 久恭
			兵庫県伊丹市瑞原4丁目1番地 三菱電機
			株式会社エル・エス・アイ研究所内
		(72)発明者	上田 公大
			兵庫県伊丹市瑞原4丁目1番地 三菱電機
			株式会社エル・エス・アイ研究所内
		(74)代理人	
			t

(54)【発明の名称】 半導体集積回路

(57)【要約】

【目的】 高速動作を保ちながら、低消費電力化を実現 することができる半導体集積回路を提供する。

【構成】 第1および第2の書込差動回路10、50 と、第1および第2のデータ保持差動回路20、60と を第1および第2の定電流回路41、42とにそれぞれ 接続し、第1および第2のデータ保持差動回路20、6 0を流れる電流の電流値を第1および第2の費込差動回 路10、50を流れる電流の電流値よりも小さくなるよ うに第1および第2の定電流回路41、42から電流を 供給する。



【特許請求の範囲】

【請求項1】 入力されたデータを保持する半導体集積 回路であって、

前記入力データを書込む書込手段と、

前記書込手段により書込まれたデータを保持する保持手

前記書込手段に第1電流値の電流を供給する第1電流供 給手段と、

前記保持手段に前記第1電流値より小さい第2電流値の 電流を供給する第2電流供給手段とを含む半導体集積回 10

【請求項2】 前記書込手段と前記保持手段の出力信号 の振幅を均一化する均一化手段をさらに含む請求項1記 載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特に、入力されたデータを保持する半導体集積回路に関 するものである。

[0002]

【従来の技術】従来、入力データのセットまたはリセッ ト状態を保持する半導体集積回路としてフリップ・フロ ップ回路が知られている。以下、フリップ・フロップ回 路の一例である従来のマスター・スレーブ型フリップ・ フロップ回路について図面を参照しながら説明する。

【0003】図6は従来のマスター・スレーブ型フリッ プ・フロップ回路の回路図である。マスター・スレーブ 型フリップ・フロップ回路は、マスターフリップ・フロ ップ回路となるマスター部100、マスター部100の 動作に応じて動作するスレーブフリップ・フロップ回路 30 となるスレーブ部200とを含む。

【0004】マスター部100は、第1の書込差動回路 10、第1のデータ保持差動回路20、第1のクロック 差動回路30、第1の定電流回路40を含む。また、ス レーブ部200は、第2の曹込差動回路50、第2のデ ータ保持差動回路60、第2のクロック差動回路70、 第2の定電流回路80を含む。第1の魯込差動回路10 および第1のデータ保持差動回路20は第1のクロック 回路30へ入力するクロック信号に応じて入力データの 記動作を行なうための電流を第1の事込差動回路10、 第1のデータ保持差動回路20、第1のクロック差動回 路30へ供給する。スレーブ部200の各回路もマスタ 一部100の各回路と同様である。

【0005】第1の魯込差動回路10は、トランジスタ Q1、Q2を含む。トランジスタQ1、Q2のゲートは データ入力端子D1、D0にそれぞれ接続される。トラ ンジスタQ1、Q2のエミッタは共通接続され、第1の クロック差動回路30へ接続される。トランジスタQ 1、Q2のコレクタは負荷抵抗R1、R2を介してグラ 50 ンド電源端子GNDへ接続される。また、各コレクタは

ンド電源端子 (髙電位側電源端子) GNDへ接続され る。また、各コレクタは中間端子MO、M1および第1 のデータ保持差動回路20へそれぞれ接続される。上記 の構成により、第1の鸖込差動回路10はデータ入力端 子DO、D1から入力したデータを中間端子MO、M1 および第1のデータ保持差動回路20へ出力することが できる。

【0006】第1のデータ保持差動回路20はトランジ スタQ3、Q4を含む。トランジスタQ3、Q4のエミ ッタが共通接続され、第1のブロック差動回路30へ接 続される。トランジスタQ3、Q4のコレクタは負荷抵 抗R1、R2を介してグランド電源端子GNDへ接続さ れ、また、中間端子M1、M0とそれぞれ接続される。 また、トランジスタQ3のゲートとトランジスタQ4の コレクタとが、トランジスタQ3のコレクタとトランジ スタQ4のゲートとがそれぞれ接続され、入力と出力が 交差接続されるたすき掛けの構造となっている。上記の 構成により、第1のデータ保持差動回路20は入力デー タの状態を保持する保持機能を有する。

20 【0007】第1のクロック差動回路30はトランジス タQ31、Q32を含む。トランジスタQ31、Q32 のゲートはクロック入力端子CO、C1にそれぞれ接続 される。トランジスタQ31のコレクタは第1の書込差 動回路10のトランジスタQ1、Q2のエミッタの共通 接続部と接続される。トランジスタQ32のコレクタは 第1のデータ保持差動回路20のトランジスタQ3、Q 4のエミッタの共通接続部と接続される。トランジスタ Q31、Q32のエミッタは共通接続され、第1の定電 流回路40へ接続される。上記構成により、第1のクロ ック差動回路30へ入力するクロック信号に応じて第1 の書込差動回路10および第1のデータ保持差動回路2 0が動作する。

【0008】第1の定電流回路40はエミッタ抵抗R1 1、トランジスタQ35を含む。トランジスタQ35の コレクタは第1のクロック差動回路30のトランジスタ Q31、Q32のエミッタの共通接続部へ接続される。 トランジスタQ35のエミッタはエミッタ抵抗R11を 介して負電源端子(低電源側電源端子)Veeに接続さ れ、ベースは定電流回路用基準電圧端子Vcsに接続さ **書込および保持を行なう。第1の定電流回路40は、上 40 れている。上記構成により第1の定電流回路40は、第** 1のクロック差動回路30を介して、第1の書込差動回 路10および第1のデータ保持差動回路20へ電流を供 給している。

> 【0009】第2のデータ鸖込差動回路50は、トラン ジスタQ8、Q9を含む。トランジスタQ8、Q9のゲ ートは中間端子M1、M0にそれぞれ接続される。トラ ンジスタQ8、Q9のエミッタは共通接続され、第2の クロック差動回路70へ接続される。トランジスタQ 8、Q9のコレクタは負荷抵抗R4、R5を介してグラ

データ出力端子〇0、〇1および第2のデータ保持差動 回路60へそれぞれ接続される。上記の構成により、第 2の書込差動回路50は中間端子M0、M1から入力し たデータをデータ出力端子〇0、〇1および第2のデー タ保持差動回路60へ出力することができる。

【0010】第2のデータ保持差動回路60はトランジ スタQ10、Q11を含む。トランジスタQ10、Q1 1のエミッタは共通接続され、第2のクロック差動回路 70へ接続される。トランジスタQ10、Q11のコレ クタは負荷抵抗R4、R5を介してグランド電源端子G NDへ接続され、また、データ出力端子O1、O0へそ れぞれ接続される。また、トランジスタQ10のゲート とトランジスタQ11のコレクタとが、トランジスタQ 10のコレクタとトランジスタQ11のゲートとがそれ ぞれ接続され、入力と出力が交差接続されるたすき掛け の構造となっている。上記の構成により、第2のデータ 保持差動回路60は入力データの状態を保持する保持機 能を有する。

【0011】第2のクロック差動回路70はトランジス タQ33、Q34を含む。トランジスタQ33、Q34 20 のゲートはクロック入力端子C1、C0にそれぞれ接続 される。トランジスタQ33のコレクタは第2の書込差 動回路50のトランジスタQ8、Q9のエミッタの共通 接続部と接続される。トランジスタQ34のコレクタは 第2のデータ保持差動回路60のトランジスタQ10、 Q11のエミッタの共通接続部と接続される。トランジ スタQ33、Q34のエミッタは共通接続され、第2の 定電流回路80へ接続される。上記構成により、第2の クロック差動回路70へ入力するクロック信号に応じて 路60が動作する。

【0012】第2の定電流回路80はエミッタ抵抗R1 2、トランジスタQ36を含む。トランジスタQ36の コレクタは第2のクロック差動回路70のトランジスタ Q33、Q34のエミッタの共通接続部へ接続される。 トランジスタQ36のエミッタはエミッタ抵抗R12を 介して負電源端子Veeに接続され、ベースは定電流回 路用基準電圧端子Vcsに接続されている。上記構成に より第2の定電流回路80は、第2のクロック差動回路 ータ保持差動回路60へ電流を供給している。

【0013】次に、上記のように構成されたマスター・ スレープ型フリップ・フロップ回路の動作について説明 する。クロック入力端子COにクロック信号として立上 り信号が入力され、クロック入力端子C1に立下り信号 が入力された場合、以下のようになる。トランジスタQ 31、Q34はオフからオンへ、トランジスタQ32、 Q33はオンからオフへ変化する。したがって、マスタ 一部100では、第1の費込差動回路10が動作し、デ ータ入力端子DO、D1から入力された入力信号を読込 50 電流値の電流を供給する第1電流供給手段と、保持手段

み、中間端子MO、M1のデータを更新する。一方、ス レーブ部200では、第1の費込差動回路50が動作し ないので、中間端子MO、M1のデータは読出されな い。しかし、第2のデータ保持差動回路60は動作する ので、直前に第2の書込差動回路50が読込んだデータ を保持する。

【0014】次に、クロック入力端子C0にクロック信 号として立下り信号が入力され、クロック入力端子C1 に立上り信号が入力された場合、以下のようになる。ト 10 ランジスタQ31、Q34はオンからオフへ、トランジ スタQ32、Q33はオフからオンへ変化する。したが って、マスター部100では、第1の鸖込差動回路10 が動作しないので、データ入力端子D0、D1のデータ は読出されない。しかし、第1のデータ保持差動回路2 0は動作するので、前に第1の魯込差動回路10が読込 んだデータを保持する。一方、スレープ部200では、 第2の魯込差動回路50が動作し、中間端子M0、M1 のデータを読出し、データ出力端子〇〇、〇1のデータ を更新する。

【0015】上記の動作により、本回路はクロック入力 端子C1ヘクロック信号として立上り信号が入力された ときにデータを更新する。

[0016]

【発明が解決しようとする課題】上記のように構成され たマスター・スレーブ型フリップ・フロップ回路を高速 動作させるためには、マスター部100およびスレーブ 部200の第1および第2の書込差動回路10、50を 高速に動作させる必要がある。このため、第1および第 2の書込差動回路10、50へ第1および第2の定電流 第2の費込差動回路50および第2のデータ保持差動回 30 回路40、80から高速動作に必要な電流値を流してい た。

【0017】一方、第1および第2の定電流回路40、 80は第1および第2の書込差動回路10、50だけで なく、第1および第2のデータ保持差動回路20、60 へも同じ電流値を流していた。しかし、第1および第2 のデータ保持差動回路20、60は単にデータを保持す るだけなので、必要な電流値は曹込差動回路に必要な電 流値に比べて非常に小さな電流値で十分であった。この 結果、データ保持差動回路では不必要な電流が消費さ 70を介して、第2の費込差動回路50および第2のデ 40 れ、回路全体として低消費電力化することはできないと いう問題点があった。

> 【0018】本発明は、上記課題を解決するためのもの であって、高速動作を保ちながら、低消費電力化を実現 することができる半導体集積回路を提供することを目的 とする.

[0019]

【課題を解決するための手段】本発明の半導体集積回路 は、入力データを審込む審込手段と、審込手段により審 込まれたデータを保持する保持手段と、4000年段に第1

5

に第1電流値より小さい第2電流値の電流を供給する第 2 電流供給手段とを含む。

[0020]

【作用】本発明の半導体集積回路においては、甞込手段 用の第1電流供給手段と、保持手段用の第2電流供給手 段とを各々別々に有しており、鸖込手段および保持手段 が必要とする電流を別々に供給する。

[0021]

【実施例】以下、本発明による第1の実施例の半導体集 発明の第1の実施例であるマスター・スレーブ型フリッ プ・フロップ回路の回路図である。

【0022】本回路はSiまたはSi化合物半導体もし くはGaAsまたはGaAlAs等のIII-V族、I I-VI族化合物半導体からなり、NPN型またはPN P型のバイポーラトランジスタ等から構成されるエミッ 夕結合型論理回路 (Emitter Coupled Logic)を用いたものである。

【0023】本回路は、マスターフリップ・フロップ回 応じて動作するスレーブフリップ・フロップ回路となる スレーブ部200を含む。

【0024】マスター部100は、第1の鸖込差動回路 10、第1のデータ保持差動回路20、第1のクロック 差動回路31の一部、第2のクロック差動回路32の一 部、第1の定電流回路41を含む。また、スレーブ部2 00は、第2の書込差動回路50、第2のデータ保持差 動回路60、第2のクロック差動回路31の一部、第2 のクロック差動回路32の一部、第2の定電流回路42 を含む。

【0025】第1の書込差動回路10は、トランジスタ Q1、Q2を含む。トランジスタQ1、Q2のゲートは データ入力端子D1、D0とそれぞれ接続される。トラ ンジスタQ1、Q2のエミッタは共通接続され、第1の クロック差動回路31と接続される。トランジスタQ 1、Q2のコレクタは抵抗素子R1、R2を介してグラ ンド電源端子(高電位側電源端子)GNDと接続され る。また、各コレクタは抵抗索子R11、R12を介し て第1のデータ保持差動回路20と接続される。上記の ク差動回路31に応じて、データ入力端子D0、D1か ら入力されたデータを読込み、抵抗索子R11、R12 を介して第1のデータ保持差動回路20へ出力する。

【0026】第1のデータ保持差動回路20はトランジ スタQ3、Q4を含む。トランジスタQ3のゲートはト ランジスタQ4のコレクタと、トランジスタQ4のゲー トはトランジスタQ3のコレクタとそれぞれ接続され、 入力と出力は交差接続されるたすき掛けの構造となって いる。トランジスタQ3、Q4のエミッタは共通接続さ れ、第2のクロック差動回路32と接続される。トラン 50 スタQ6、Q13を含む。トランジスタQ6のゲートは

6

ジスタQ3、Q4のコレクタは抵抗素子R1、R2およ び抵抗粜子R11、R12を介してグランド電源端子G NDと接続され、また、中間端子M1、M0とそれぞれ 接続される。上記構成により、第1のデータ保持差動回 路20は、抵抗素子R11、R12を介して、第1の書 込差動回路10から入力されたデータを第2のクロック 差動回路32の動作に応じて保持し、中間端子M0、M 1~出力する。

【0027】第2の掛込差動回路50は、トランジスタ 積回路について図面を参照しながら説明する。図1は本 10 Q8、Q9を含む。トランジスタQ8、Q9のゲートは 中間端子M1、M0とそれぞれ接続される。トランジス タQ8、Q9のエミッタは共通接続され、第1のクロッ ク差動回路31と接続される。トランジスタQ8、Q9 のコレクタは抵抗索子R4、R5を介してグランド電源 端子GNDと接続される。また、各コレクタは抵抗素子 R13、R14を介して第2のデータ保持差動回路60 と接続される。上記構成により、第2の鸖込差動回路5 0は、第1のクロック差動回路31に応じて、中間端子 MO、M1から入力されたデータを読込み、抵抗素子R 路となるマスター部100、マスター部100の動作に 20 13、R14を介して第2のデータ保持差動回路60へ 出力する。

> 【0028】第2のデータ保持差動回路60はトランジ スタQ10、Q11を含む。トランジスタQ10のゲー トはトランジスタQ11のコレクタと、トランジスタQ 11のゲートはトランジスタQ10のコレクタとそれぞ れ接続され、入力と出力が交差接続されるたすき掛け構 造となっている。トランジスタQ10、Q11のエミッ タは共通接続され、第2のクロック差動回路と接続され る。トランジスタQ10、Q11のコレクタは抵抗素子 30 R4、R5および抵抗素子R13、R14を介してグラ ンド電源端子GNDと接続され、また、データ出力端子 O1、O0とそれぞれ接続される。上記構成により、第 2のデータ保持差動回路60は抵抗索子R13、R14 を介して第2の書込差動回路50から入力されたデータ を、第2のクロック差動回路32の動作に応じて保持 し、データ出力端子〇〇、〇1へ出力する。

【0029】第1のクロック差動回路31は、トランジ スタQ5、Q12を含む。トランジスタQ5のゲートは クロック入力端子COと、コレクタは第1の鸖込差動回 構成により、第1の書込差動回路10は、第1のクロッ 40 路10のエミッタの共通接続部と接続される。トランジ スタQ12のゲートはのクロック入力端子C1と、コレ クタは第2の魯込差動回路50のエミッタの共通接続部 と接続される。トランジスタQ5、Q12のエミッタは 共通接続され、第1の定電流回路41と接続される。上 記構成により、第1のクロック差動回路31のトランジ スタQ5が第1の暫込差動回路10の動作を、トランジ スタQ12が第2の鸖込差動回路50の動作をそれぞれ 制御する。

【0030】第2のクロック差動回路32は、トランジ

クロック入力端子C1と、コレクタは第1のデータ保持 差動回路20のエミッタの共通接続部と接続される。ト ランジスタQ13のゲートはのクロック入力端子C0 と、コレクタは第2の書込差動回路60のエミッタの共 通接続部と接続される。トランジスタQ6、Q13のエ ミッタは共通接続され、第2の定電流回路42と接続さ れる。上記構成により、第2のクロック差動回路32の トランジスタQ6が第1のデータ保持差動回路20の動 作を、トランジスタQ13が第2のデータ保持差動回路 60の動作をそれぞれ制御する。

【0031】第1の定電流回路41は、トランジスタQ 17、抵抗素子R9を含む。トランジスタQ17のコレ クタは第1のクロック差動回路31のエミッタの共通接 続部と接続される。トランジスタQ17のエミッタは抵 抗索子R9を介して負電源端子(低電源側電源端子)V e e と接続される。トランジスタQ17のベースは第1 の定電流回路用基準電圧端子Vcsと接続される。上記 構成により、第1の定電流回路41は、第1の定電流回 路用基準電圧端子Vcsの電圧を所定の電圧に設定する ことにより、書込用電流値 Iwを第1のクロック差動回 20 路31を介して第1の書込差動回路10および第2の書 込差動回路50へ供給する。

【0032】第2の定電流回路42は、トランジスタQ 18、抵抗素子R10を含む。トランジスタQ18のコ レクタは第2のクロック差動回路32のエミッタの共通 接続部と接続される。トランジスタQ18のエミッタは 抵抗素子R10を介して負電源端子Veeと接続され る。トランジスタQ18のベースは第2の定電流回路用 基準電圧端子Vcssと接続される。上記構成により、 第2の定電流回路42は、第2の定電流回路用基準電圧 30 回路60は動作していない。 端子Vcssの電圧を所定の電圧に設定することによ り、保持用電流値Ihを第2のクロック差動回路32を 介して第1のデータ保持差動回路20および第2のデー タ保持差動回路60へ供給する。

【0033】なお、負荷駆動能力を高めるために、一般 的に、中間端子MO、M1およびデータ出力端子OO、 O1にエミッタホロワまたはソースホロワ等を接続する が、ここでは発明の論旨と直接関係しないので図示およ び説明を省略している。以降の実施例においても同様で ある。

【0034】以下、上記のように構成されたマスター・ スレーブ型フリップ・フロップ回路の動作について説明 する。データ入力端子D0、D1およびクロック入力端 子C0、С1には相補信号を入力する。

【0035】まず、クロック入力端子C0に第1のクロ ック信号として立上り信号が入力されたとき、クロック 入力端子C1には第2のクロック信号として立下り信号 が入力される。このときトランジスタQ5、Q13はオ フからオンへ、トランジスタQ12、Q6はオンからオ フへ変化する。この結果、マスター部100では、トラ 50 【0039】第2の定電流回路42が供給する電流値Ⅰ

ンジスタQ5がオンするため、第1の鸖込差動回路10 が動作し、データ入力端子D1、D0から入力されたデ ータを魯込み、中間端子M1、M0のデータを更新す る。このとき、トランジスタQ6はオフされているた め、第1のデータ保持差動回路20は動作しない。-方、スレーブ部200では、トランジスタQ12がオフ されているため、第2の鸖込差動回路50は動作せず、 中間端子M.0、M1のデータはスレーブ部200へ読込

8

まれない。しかし、トランジスタQ13がオンされてい 10 るため、第2のデータ保持差動回路60が動作し、直前 に第2の書込差動回路50が書込んだデータを保持して データ出力端子〇〇、〇1へ出力する。

【0036】次に、クロック入力端子C0に立下り信号 が入力されたとき、クロック入力端子C1には立上り信 号が入力する。このとき、トランジスタQ5、Q13は オンからオフへ、トランジスタQ12、Q6はオフから オンへ変化する。したがって、マスター部100では、 トランジスタQ5はオフされているため、第1の書込差 動回路10は動作せず、データ入力端子D0、D1から 入力されているデータは魯込まれない。しかし、トラン ジスタQ6はオンされているため、第1のデータ保持差 動回路20が動作し、前記のクロック端子C0に立上り 信号が入力されたとき、第1の書込差動回路10が書込 んだデータを保持し、中間端子M0、M1へ出力する。 一方、スレーブ部200では、トランジスタQ12がオ ンされているため、第2の鸖込差動回路50が動作し、 中間端子MO,、M1のデータを書込み、データ出力端子 OO、O1のデータを更新する。このとき、トランジス タQ13はオフされているため、第2のデータ保持差動

【0037】以上に述べたように、本回路は、クロック 入力端子COに立上り信号が入力したとき、データ入力 端子DO、D1から入力されたデータを読込み、クロッ ク入力端子C1に立上り信号が入力したとき、読込んだ データをデータ出力端子〇〇、〇1へ出力し、出力デー 夕を更新する。

【0038】次に、各回路に流れる電流について説明す る。第1の定電流回路41が供給する電流値Iwは第1 の定電流回路用基準電圧端子Vcsの電圧を変化させる 40 ことにより、任意の電流値に設定することができる。こ の電流値 | wは第1および第2の審込差動回路10、5 0を構成する各案子の特性や第1および第2の書込差動 回路10、50に要求される動作速度等を考慮し、第1 および第2の魯込差動回路10、50が所定の動作速度 を満たし、十分に高速動作が可能な所定の電流値に設定 している。上記の電流は第1のクロック差動回路31を 介して第1および第2の事込差動回路10、50へ供給 され、第1および第2の盤込差動回路10、50は高速 に普込動作をすることが可能となる。

hは第2の定電流回路用基準電圧端子Vcssの電圧を 変化させることにより、任意の電流値に設定することが できる。この電流値 | hは第1および第2のデータ保持 差動回路20、60がデータを保持するために必要な電 流値に設定してあり、この電流値Ihは前述の書込差動 回路用の電流値Iwに比べて非常に小さい値で十分であ る。上記のデータ保持差動回路用の電流は、第2のクロ ック差動回路32を介して第1および第2のデータ保持 差動回路20、60へ供給され、第1および第2の書込 差動回路20、60はデータの保持動作を行なうことが できる。

【0040】また、第1および第2のデータ保持差動回 路20、60は抵抗索子R11、R12、R13、R1 4および抵抗索子R1、R2、R4、R5を介してグラ ンド電源端子GNDとそれぞれ接続され、一方、第1お よび第2の書込差動回路10、50は抵抗素子抵抗素子 R1、R2、R4、R5を介して接続されている。この 構成により、抵抗素子R1、R2、R4、R5の抵抗値 をa、抵抗索子R11、R12、R13、R14の抵抗 係式を満たすように抵抗値bを設定すれば、データ保持 時の信号振幅を審込時の信号振幅と等しくすることがで きる。この結果、第1および第2のデータ保持差動回路 20、60では、消費電流を抑え、かつ安定な回路動作 に必要な振幅を確保することができる。

【0041】さらに、本実施例に用いているバイポーラ トランジスタの特性として、一般にコレクタ電流はベー ス電圧の指数関数として表わされ、比較的小さなベース 電圧の変化でもコレクタ電流を大きく変化させることが できる。したがって、本発明のようにデータ保持差動回 30 路用の電流値Ihが魯込差動回路用の電流値Iwより小 さい場合でも、両電流値を正確かつ容易に制御すること ができ、所望の設計値に応じた消費電力を容易に実現す ることができる。

【0042】以上に述べたように本実施例では、費込差 動回路へは高速動作に必要な電流値「wを、データ保持 差動回路へはデータを保持するために必要な電流値 I h を供給し、電流値Ihは電流値Iwに比べて非常に小さ いため、回路全体の消費電力を大幅に低減することがで きる。また、本実施例では入力として相補信号を用いて 40 いるので、動作余裕が大きくなり、より小さな信号振幅 でも髙速動作が可能である。

【0043】次に、本発明による第2の実施例の半導体 集積回路について図面を参照しながら説明する。図2は 本発明の第2の実施例であるマスター・スレープ型フリ ップ・フロップ回路の回路図である。図2において図1 と同一のものには同一番号を付して以下その説明を省略 する。図2において図1と異なる点は、抵抗案子R1 1、R12、R13、R14を取除き、第1および第2

持差動回路20、60とをそれぞれ直接接続し、電圧制 限素子DII、DI2、DI3、DI4を付与した点で

【0044】電圧制限素子DI1は中間端子M1とグラ ンド端子GNDとの間に、電圧制限案子DI2は中間端 子MOとグランド端子GNDとの間に接続される。ま た、電圧制限端子DI3、DI4も同様にデータ出力端 子〇1、〇0とグランド端子GNDとの間にそれぞれ接 続される。電圧制限案子DI1、DI2、DI3、DI 10 4は、電圧を制限することにより、書込時の振幅をデー タ保持時の振幅と等しくするように設定している。

【0045】上記以外の各回路の動作および各回路への 電流供給は図1と同様である。したがって、本実施例で も、書込差動回路へは高速動作に必要な電流値Iwを、 データ保持差動回路へはデータ保持に必要な電流値Ih を供給し、電流値Ihは電流値Iwに比べて非常に小さ いため、回路全体の消費電力を大幅に低減することがで きる。また電圧制限素子により書込時の振幅をデータ保 持時の振幅と等しくしているので、消費電流を抑え、か 値をbとすると、b={(Iw-Ih)/Ih}aの関 20 つ、安定な回路動作に必要な振幅を確保することができ る。

> 【0046】以下、本発明による第3の実施例の半導体 集積回路について図面を参照しながら説明する。図3は 本発明の第3の実施例であるマスター・スレーブ型フリ ップ・フロップ回路の回路図である。

> 【0047】本回路は、GaAsあるいは他のIII-V族、II-VI族化合物半導体などのショットキーゲ ート電界効果トランジスタ(MedalーSemico nductor Field Effect Tran sistor、以下電界効果トランジスタと称す)等か ら構成されるソース結合型論理回路(SourceCo upled Fet Logic)を用いたものであ る。

【0048】本回路は、マスターフリップ・フロップ回 路となるマスター部100、マスター部100の動作に 応じて動作するスレーブフリップ・フロップ回路となる スレーブ部200を含む。マスター部100は、第1の 魯込差動回路10、第1のデータ保持差動回路20、第 1のクロック差動回路31の一部、第2のクロック差動 回路32の一部、第1の定電流回路41を含む。また、 スレーブ部200は、第2の曹込差動回路50、第2の データ保持差動回路60、第1のクロック差動回路31 の一部、第2のクロック差動回路32の一部、第2の定 電流回路42を含む。

【0049】第1の掛込差動回路10は電界効果トラン ジスタF1、F2を含む。電界効果トランジスタF1、 F2のゲートは任意のデータが入力されるデータ入力端 子D1、所定の基準電圧が入力される第1の差動回路用 基準電圧端子Vgg1とそれぞれ接続される。電界効果 の書込差動回路10、50と第1および第2のデータ保 50 トランジスタF1、F2のソースは共通接続され、第1

のクロック差動回路31と接続される。電界効果トラン ジスタF1、F2のドレインは抵抗粜子R1、R2を介 してグランド電源端子GNDと接続される。また、各ド レインは抵抗索子R11、R12を介して第1のデータ 保持差動回路20と接続される。上記構成により、第1 の書込差動回路10は第1のクロック差動回路31に応 じて、データ入力端子D1から入力されたデータおよび そのデータの反転データが抵抗素子R11、R12を介 して第1のデータ保持差動回路20へ出力する。

トランジスタF3、F4を含む。電界効果トランジスタ F3のゲートは電界効果トランジスタF4のドレイン と、電界効果トランジスタF4のゲートは電界効果トラ ンジスタF3のドレインとそれぞれ接続され、入力と出 力が交差接続されるたすき掛け構造となっている。電界 効果トランジスタF3、F4のソースは共通接続され、 第2のクロック差動回路32と接続される。電界効果ト ランジスタF3、F4のドレインは抵抗素子R1、R2 および抵抗素子R11、R12を介してグランド電源端 子GNDと接続され、また、中間端子M1、M0と接続 20 れぞれ制御する。 される。上記構成により、第1のデータ保持差動回路2 0は抵抗素子R11、R12を介して入力されたデータ を、第1のデータクロック差動回路32の動作に応じて 保持し、中間端子M1、M0へ出力する。

【0051】第2の書込差動回路50は、電界効果トラ ンジスタF8、F9を含む。本回路のデータ入力は1つ のデータおよび1つの基準電圧を入力しているため、電 界効果トランジスタF8、F9のゲートは所定の基準電 圧が入力される第1の差動回路用基準電圧端子Vgg 1、中間端子MOとそれぞれ接続される。電界効果トラ ンジスタF8、F9のソースは共通接続され、第1のク ロック差動回路31と接続される。電界効果トランジス タF8、F9のドレインは抵抗素子R4、R5を介し て、グランド電源端子GNDと接続される。また、各ド レインは抵抗索子R13、R14を介して第2のデータ 保持差動回路60と接続される。上記構成により、第2 の書込差動回路50は第1のクロック差動回路31に応 じて、中間端子MOから入力されたデータおよびそのデ ータの反転データが抵抗索子R13、R14を介して第 2のデータ保持差動回路60へ出力する。

【0052】第2のデータ保持差動回路60は電界効果 トランジスタF10、F11を含む。電界効果トランジ スタF10のゲートは電界効果トランジスタF11のド レインと、電界効果トランジスタF11のゲートは電界 効果トランジスタF10のドレインとそれぞれ接続さ れ、入力と出力が交差接続されるたすき掛け構造となっ ている。電界効果トランジスタF10、F11のソース は共通接続され、第2のクロック差動回路32と接続さ れる。電界効果トランジスタF10、F11のドレイン は抵抗索子R4、R5および抵抗索子R13、R14を 50 Vssと、ベースは第2の定電流回路用基準電圧端子V

介してグランド電源端子GNDと接続され、また、デー タ出力端子O1、O0とそれぞれ接続される。上記構成 により、第2のデータ保持差動回路60は、抵抗素子R 13、R14を介して第2の書込差動回路50から入力 されたデータを、第2のクロック差動回路32の動作に 応じて保持し、データ出力端子OO、O1へ出力する。 【0053】第1のクロック差動回路31は電界効果ト ランジスタF5、F12を含む。電界効果トランジスタ F5のゲートは所定の電圧が入力される第2の差動回路 【0050】第1のデータ保持差動回路20は電界効果 10 用基準電圧端子Vgg2と、ドレインは第1の書込差動 回路10のソースの共通接続部と接続される。電界効果 トランジスタF12のゲートは所定のクロック信号が入 力されるクロック入力端子C1と、ドレインは第2の書 込差動回路50のソースの共通接続部と接続される。電 界効果トランジスタF5、F12のソースは共通接続さ れ、第1の定電流回路41と接続される。上記構成によ り、第1のクロック差動回路31の電界効果トランジス タF5が第1の書込差動回路10の動作を、電界効果ト ランジスタF12が第2の書込差動回路50の動作をそ

12

【0054】第2のクロック差動回路32は電界効果ト ランジスタF6、F13を含む。電界効果トランジスタ F6のゲートはクロック入力端子C1と、ドレインは第 1のデータ保持差動回路20のソースの共通接続部と接 続される。電界効果トランジスタF13のゲートは第2 の差動回路用基準電圧端子Vgg2と、ドレインは第2 のデータ保持差動回路60のソースの共通接続部と接続 される。電界効果トランジスタF6、F13のソースは 共通接続され、第2の定電流回路42と接続される。上 記構成により、第2のクロック差動回路32の電界効果 トランジスタF6が第1のデータ保持差動回路20の動 作を、電界効果トランジスタF13が第2のデータ保持 差動回路60の動作をそれぞれ制御する。

【0055】第1の定電流回路41は電界効果トランジ スタF17、抵抗索子R9を含む。電界効果トランジス タF17のドレインは第1のクロック差動回路31のソ ースの共通接続部と接続される。電界効果トランジスタ F17のソースは抵抗素子9を介して負電源端子Vee と、ベースは第1の定電流回路用基準電圧端子Vcsと 接続される。上記構成により、第1の定電流回路41は 第1の定電流回路用基準電圧端子Vcsを所定の電圧に 設定することにより、

書込用電流値Iwを第1のクロッ ク差動回路31を介して第1の魯込差動回路10および 第2の魯込差動回路50へ供給する。

【0056】第2の定電流回路42は電界効果トランジ スタF18、抵抗素子R10を含む。電界効果トランジ スタF18のドレインは第2のクロック差動回路32の ソースの共通接続部と接続される。電界効果トランジス タF18のソースは抵抗索子R10を介して負電源端子 cssと接続される。上記構成により、第2の定電流回 路42は第2の定電流回路用基準電圧端子Vcssを所 定の電圧に設定することにより、保持用電流値Ihを第 2のクロック差動回路32を介して第1のデータ保持差 動回路20および第2のデータ保持差動回路60へ供給

【0057】次に、上記のように構成されたマスター・ スレーブ型フリップ・フロップ回路の動作について説明 する。本回路は入力として、一方にデータまたはクロッ クを入力し、他方に基準電圧を入力して動作させるもの 10 保持差動回路20、60の安定な回路動作に必要な振幅 である。

【0058】まず、クロック入力端子C1にクロック信 号として立下り信号が入力されると、電界効果トランジ スタF6、F12はオンからオフへ変化し、一方、電界 効果トランジスタF5、F13のベースには所定の基準 電圧が入力されているのでオフからオンへ変化する。こ の結果、マスター部100では、第1の書込差動回路1 Oが動作し、データ入力端子D1から入力されたデータ およびその反転データをひ込み、出力端子M1、M0の データを更新する。このとき、第1のデータ保持差動回 20 層入力でよいため、他の論理回路と容易に接続すること 路20は動作していない。一方、スレーブ部200で は、第1の費込差動回路50は動作せず、中間端子M0 のデータはスレーブ部200へ鸖込まれない。しかし、 第2のデータ保持差動回路60は動作し、直前に第2の **魯込差動回路50が**魯込んだデータを保持し、データ出 力端子〇〇、〇1へ出力する。

【0059】次に、クロック入力端子C1にクロック信 号として立上り信号が入力されると、電界効果トランジ スタF5、F13はオンからオフへ変化し、一方、電界 効果トランジスタF6、F12のベースへは所定の基準 30 電圧が入力されているのでオフからオンへ変化する。こ の結果、マスター部100では、第1の書込差動回路1 0は動作せず、データ入力端子D1から入力されている データは魯込まれない。しかし、第1のデータ保持差動 回路20が動作し、前記のようにクロック端子C1に立 下り信号が入力されたとき第1の曹込差動回路10がむ き込んだデータを保持し、中間端子MOへ出力する。一 方、スレーブ部200では、第2の書込差動回路50が 動作し、中間端子MOのデータおよびその反転データを むるは、データ出力端子○○、○1のデータを更新す 40 る。このとき、第2のデータ保持差動回路60は動作し ていない。

【0060】以上に述べたように、本回路は、クロック 入力端子C1に立下り信号が入力したとき、データ入力 端子D1から入力されたデータを読込み、立上り信号が 入力したとき銃込んだデータおよびその反転データをデ ータ出力端子〇〇、〇1へ出力し、出力データを更新す

【0061】次に、各回路に流れる電流について説明す る。本実施例でも、第1の実施例と同様に構成されてお 50 6、抵抗案子R8を含む。トランジスタQ16のコレク

り、書込用電流値Iwは高速書込に十分な電流値を、保 持用電流値Ihはデータ保持に十分であり、かつ、Iw に比べて十分に小さい値を設定している。また、抵抗素 子R1、R2、R3、R5の抵抗値をa、抵抗素子R1 1、R12、R13、R14の抵抗値をbとすると、b = { (Iw-Ih) / Ih} aの関係式を満たすように 抵抗値bを設定してあり、データ保持時の振幅と書込時 の振幅を等しくしている。この結果、回路全体の消費電 力を大幅に低減するとともに、第1および第2のデータ

【0062】また、本実施例ではショットキーゲート電 界効果トランジスタを用いたソース結合型論理回路によ り構成されているので、本実施例のように多段型の回路 構成を用いた場合でも飽和動作することがないため、特 に、低電圧電源で高速動作が可能となる。さらに、マイ クロストリップ線路等の他の高速受動素子を容易に形成 することができる。また、入力として、一方に基準電 圧、他方にデータまたはクロックを入力しているので単

を確保することができる。

【0063】本実施例はショットキーゲート電界効果ト ランジスタを用いたソース結合型論理回路による構成に 限定されるものではなく、第1の実施例のようにバイポ ーラトランジスタを用いたエミッタ結合型論理回路で構 成しても同様の効果を得ることができる。

【0064】次に、本発明による第4の実施例の半導体 集積回路について図面を参照しながら説明する。図4は 本発明の第4の実施例のマスター・スレーブ型フリップ ・フロップ回路の回路図である。図4において図1と同 一のものには同一番号を付して以下その説明を省略す る。図4において図1と異なる点は、第2のクロック差 動回路32を取除き、第3および第4の定電流回路9 0、91を第1および第2のデータ保持差動回路20、 60とそれぞれ接続した点と、抵抗索子R11、R1 2、R13、R14を取除き、第1および第2の鸖込差 動回路10、50を第1および第2のデータ保持差動回 路とそれぞれ直接接続した点である。

【0065】第3の定電流回路90はトランジスタQ1 5、抵抗累子R 7を含む。トランジスタQ 1 5 のコレク タは第1のデータ保持差動回路20のエミッタの共通接 続部と、ベースは第2の定電流回路用基準電圧端子Vc ssと、エミッタは抵抗素子R7を介して負電源端子V e e とそれぞれ接続される。上記構成により、第3の定 電流回路90は、第2の定電流回路用基準電圧端子Vc s s の電圧を所定の電圧に設定することにより、第1の データ保持差動回路20ヘデータ保持用電流値Ihを常 時供給する。

【0066】第4の定電流回路91はトランジスタQ1

負電源端子Vs:とそれぞれ接続される。上記構成によ り、第3の定電流回路91は、第2の定電流回路用基準 電圧端子Vcssの電圧を所定の電圧に設定することに より、第1のデータ保持差動回路20ヘデータ保持用電 流値 [h を常時供給する。

16

部と、ベースは第2の定電流回路用基準電圧端子Vcs sと、エミッタは抵抗案子R8を介して負電源端子Ve eとそれぞれ接続される。上記構成により、第4の定電 流回路91は、第2の定電流回路用基準電圧端子Vcs sの電圧を所定の電圧に設定することにより、第2のデ ータ保持差動回路60ヘデータ保持用電流値 I h を常時 供給する。本回路の動作は、第1および第2のデータ保 持差動回路20、60が常に動作する点を除き、実施例 1と同様であり、クロック入力端子C0に立上り信号が 入力したとき、データ入力端子DO、D1から入力され たデータを読込む。データ入力端子C1に立上り信号が 入力したとき、読込んだデータをデータ出力端子〇〇、 O1へ出力し、出力データを更新する。

【0073】第4の定電流回路91は電界効果トランジ スタF16、抵抗索子R8を含む。電界効果トランジス タF16のドレインは第2のデータ保持差動回路60の ソースの共通接続部と、ベースは第2の定電流回路用基 10 準電圧端子Vcssと、ソースは抵抗索子R8を介して 負電源端子Vssとそれぞれ接続される。上記構成によ り、第4の定電流回路91は、第2の定電流回路用基準 電圧端子Vcssの電圧を所定の電圧に設定することに より、第2のデータ保持差動回路60ヘデータ保持用電 流値Ⅰhを常時供給する。

【0067】次に、各回路に流れる電流について説明す る。前述したように、第1の定電流回路41には高速書 込に十分な電流値 I wが、第3および第4の定電流回路 90、91にはデータ保持に必要な電流値 I h が流れ る。したがって、回路全体に流れる電流値は I w + 2 I hとなるがIhはIwに比べて十分に小さく、少なくと もIwの2分の1以下となるので、高速動作を保ちなが ら、回路全体の消費電力を低減することができる。

【0074】本回路の動作は、第1および第2のデータ 保持差動回路20、60が既に動作する点を除き、実施 例3と同様であり、クロック入力端子C1に立下り信号 が入力したとき、データ入力端子D1から入力されたデ 20 一夕を読込む。また、立上り信号が入力したとき、読込 んだデータをおよびその反転データをデータ出力端子O 0、01へ出力し、出力データを更新する。

【0068】また、本実施例では、データ保持時の電流 値Ihが小さいのでデータ保持時の振幅が小さくなり、 より髙速に動作させることができる。

【0075】次に、各回路に流れる電流について説明す る。前述したように、第1の定電流回路41には高速費 込に十分な電流値 I wが、第3および第4の定電流回路 90、91にはデータ保持に必要な電流値 I hが流れ る。したがって、回路全体に流れる電流値はIw+2I hとなるがIhはIwに比べて十分に小さいので、高速 動作を保ちながら、回路全体の消費電力を低減すること 30 ができる。

【0069】さらに、本実施例では、1つのトランジス タに対して1つのクロック入力を対応させているため、 クロック入力部の入力容量が従来の2分の1となり、さ らに髙速な魯込動作を実現することができる。

> 【0076】また、本実施例では抵抗素子R11、R1 2、R13、R14により、データ保持時の振幅を書込 時の振幅と等しくしているので、第1および第2のデー タ保持差動回路20、60では、消費電流を抑え、か つ、安定な回路動作に必要な振幅を確保することができ る。

【0070】さらに、本実施例では、第1および第2の データ保持差動回路20、60に対して各々第3および 第4の定電流回路90、91を対応させているため、抵 抗素子R7、R8の抵抗値を変えることにより第1およ び第2のデータ保持差動回路20、60の駆動能力に変 えることができ、次段に接続される回路を駆動するのに 必要な駆動能力を容易に設定することができる。

> 【0077】さらに、本実施例では、1つの電界効果ト ランジスタに対して1つのクロック入力を対応させてい るため、クロック入力部の入力容量が従来の2分の1と 【0078】さらに、本実施例では、第1および第2の データ保持差動回路20、60に対して各々第3および 第4の定電流回路90、91を対応させているため、抵 抗素子R7、R8の抵抗値を変えることにより、第1お よび第2のデータ保持差動回路20、60の駆動能力を 変えることができ、次段に接続される回路を駆動するの に必要な駆動能力を容易に設定することができる。

【0071】次に、本発明による第5の実施例の半導体 集積回路について図面を参照しながら説明する。図5は 本発明の第5の実施例のマスター・スレーブ型フリップ ・フロップ回路の回路図である。図5において図3と同 40 なり、さらに高速なむ込動作を実現することができる。 一のものには同一番号を付して以下その説明を省略す る。図5において図3と異なる点は、第2のクロック差 動回路32を取除き、第3および第4の定電流回路9 0、91を第1および第2のデータ保持差動回路20、 60とそれぞれ直接接続した点である。

[0079]

【0072】第3の定電流回路90は電界効果トランジ スタF15、抵抗索子R7を含む。電界効果トランジス タF15のドレインは第1のデータ保持差動回路20の ソースの共通接続部と、ベースは第2の定電流回路用基 準電圧端子Vcssと、ソースは抵抗索子R7を介して 50 は、ひ込手段用の第1電流供給手段と、保持手段用の第

【発明の効果】本発明による半導体集積回路において

17

2 電流供給手段とを各々別々に有しているので、書込手 段および保持手段が必要とする電流を別々に供給するこ とができ、無駄な電流を供給することがないので、高速 動作をたもちながら、回路全体の低消費電力化を実現す ることができる。

【図面の簡単な説明】

【図1】本発明による第1の実施例のマスター・スレーブ型フリップ・フロップ回路の回路図である。

【図2】本発明による第2の実施例のマスター・スレーブ型フリップ・フロップ回路の回路図である。

【図3】本発明による第3の実施例のマスター・スレーブ型フリップ・フロップ回路の回路図である。

【図4】本発明による第4の実施例のマスター・スレーブ型フリップ・フロップ回路の回路図である。


18 【図 5 】 本発明による第 5 の実施例のマスター・スレー ブ型フリップ・フロップ回路の回路図である。

【図6】従来のマスター・スレーブ型フリップ・フロップ回路の回路図である。


【符号の説明】

- 10 第1の書込差動回路
- 20 第1のデータ保持差動回路
- 31 第1のクロック差動回路
- 32 第2のクロック差動回路
- 10 41 第1の定電流回路
 - 42 第2の定電流回路
 - 50 第2の審込差動回路
 - 60 第2のデータ保持差動回路


[図1]




[図2]




【図3】



【図4】



【図5】



【図6】

